ID de l'article: 000085355 Type de contenu: Dépannage Dernière révision: 02/09/2015

Pourquoi mon IP dur pour PCI Express échoue-t-il lorsque j’ai une taille d’adresse BAR inférieure à 4 bits ?

Environnement

    Édition d'abonnement Intel® Quartus® II
    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème avec le logiciel Quartus® II, vous pouvez générer des tailles BAR invalides inférieures aux 16 octets spécifiés par la Spécification locale du bus PCI. Platform Designer n’affiche aucun message d’avertissement. La conception ne fonctionnera pas en raison du manque d’énumération des BAR sous-dimensionnées.

Résolution

Pour contourner ce problème, assurez-vous que les componets connectés dans le Platform Designer ont une taille BAR comprise entre 16 octets et 2 Go (un minimum de 4 bits d’adresse).

Cela n’est pas prévu pour être corrigé dans une prochaine version du logiciel Quartus II.

Produits associés

Cet article concerne 16 produits

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Intel® Arria® 10 GX
FPGA SoC Cyclone® V SE
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Intel® Arria® 10 GT
FPGA Arria® V GT
FPGA Intel® Arria® 10 GX

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.