Lorsque l’entrée read_dummyclk du Intel® FPGA IP parallèle ASMI est indiquée, l’IP effectue une lecture du registre de contrôle non volatile du périphérique de configuration EPCQ afin de déterminer le nombre de cycles de traitement des dallaires requis pour une opération de lecture rapide.
En raison d’un problème avec l’IP, les sorties du FPGA ne sont pas tri-indiquées pendant l’opération d’état en lecture au moment où le périphérique EPCQ doit retourner les données. Cela mène à un conflit sur les signaux DATA[3.0]. Ce conflit peut signifier que la valeur incorrecte est renvoyée.
N’utilisez pas les options d’E/S DOUBLE ou QUAD disponibles sur le Intel® FPGA IP parallèle ASMI.
Ce problème a été résolu dans la version 14.0 du logiciel Quartus® II et plus encore.