ID de l'article: 000085343 Type de contenu: Dépannage Dernière révision: 13/05/2014

Pourquoi l’instruction Lecture de l’horloge d’horloge de périphérique n’est-elle pas fiable lors de l’utilisation des options d’E/S QUAD et DOUBLE sur le Intel® FPGA IP parallèle ASMI ?

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Lorsque l’entrée read_dummyclk du Intel® FPGA IP parallèle ASMI est indiquée, l’IP effectue une lecture du registre de contrôle non volatile du périphérique de configuration EPCQ afin de déterminer le nombre de cycles de traitement des dallaires requis pour une opération de lecture rapide.

En raison d’un problème avec l’IP, les sorties du FPGA ne sont pas tri-indiquées pendant l’opération d’état en lecture au moment où le périphérique EPCQ doit retourner les données.  Cela mène à un conflit sur les signaux DATA[3.0].  Ce conflit peut signifier que la valeur incorrecte est renvoyée.

Résolution

N’utilisez pas les options d’E/S DOUBLE ou QUAD disponibles sur le Intel® FPGA IP parallèle ASMI.

Ce problème a été résolu dans la version 14.0 du logiciel Quartus® II et plus encore.

Produits associés

Cet article concerne 15 produits

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST

1

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.