ID de l'article: 000085334 Type de contenu: Messages d'erreur Dernière révision: 11/09/2012

Erreur (175020) : Contrainte illégale de broche dans la région : aucun emplacement valide dans la région

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • FPGA Intel® IP UniPHY avec contrôleur DDR3 SDRAM
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Dans les appareils Arria® V, certaines paires différentielles n’ont qu’un seul des signaux d’un groupe de DQ.

    Lorsqu’une paire différentielle de ce type est utilisée pour l’horloge mémoire dans l’IP UniPHY, dans les versions du logiciel Quartus® II version 11.1, le placement réussit. Cependant, dans la version 12.0 du logiciel Quartus II, le placement entraîne le message d’erreur suivant du fitter :

    Erreur (175020) : Contrainte illégale de broche dans la région : aucun emplacement valide dans la région

    Résolution

    Dans le fichier IP UniPHY xxx_addr_cmd_pads.v, trouvez la déclaration de USE_ADDR_CMD_CPS_FOR_MEM_BK localparam et passez du faux au vrai.

    Recompilez le projet.

    La recommandation pour le timing des est de placer les deux broches de la paire différentielle d’horloge de la mémoire dans un groupe DQ, mais dans les futures versions du logiciel Quartus II, une ajustement réussi devrait également être obtenue lorsque une seule des broches se trouve dans le groupe DQ.

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Arria® V
    FPGA Arria® V GX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.