ID de l'article: 000085296 Type de contenu: Dépannage Dernière révision: 01/10/2013

Pourquoi est-ce que je vois des fréquences d’horloge de sortie incorrectes lors de la simulation de la mégafunction Altera_PLL ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif En raison d’un bogue dans les modèles de simulation du Quartus® II avec la version 12.0, si plusieurs horloges de sortie sont activées dans la mégafunction Altera_PLL, les résultats de la simulation peuvent indiquer des fréquences de sortie incorrectes.  Cela affecte uniquement le calcul de la fréquence d’horloge de sortie dans la simulation, le matériel n’est pas affecté.
    Résolution Ce problème est résolu dans la version 12.0sp1 du logiciel Quartus II.

    Produits associés

    Cet article concerne 10 produits

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Stratix® V E
    FPGA Cyclone® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.