Les conceptions SoC avec interface de mémoire HPS et contrôleur mémoire FPGA sur des périphériques Cyclone V peuvent rencontrer des erreurs

Ce problème affecte les produits DDR2, DDR3 et LPDDR2.

Une conception ciblant un périphérique Cyclone V, avec à la fois une mémoire HPS interface et un contrôleur mémoire dure ou doux FPGA, peuvent rencontrer une erreur due à une limitation du pin_assignments.tcl script. Si le script HPS pin_assignments.tcl est exécuté avant le FPGA , pin_assignments.tcl la cession des E/S pour la RZQ broche sur le HPS, peut être écrasée par le script FPGA, ce qui entraîne une message d’erreur semblable à ce qui suit :

Error (175001): Could not place pin Info (175028): The pin name: _hps_oct_rzqin Error (184016): There were not enough single-ended input pin locations available (5 locations affected)

La solution à ce problème est de modifier manuellement les E/S affectation standard de la broche HPS RZQ SSTL-15 CLASS I après avoir exécuté le pin_assignments.tcl les deux interfaces.

Ce problème sera résolu dans une version ultérieure.