Les débits de fiente d’un signal varient considérablement en fonction des conditions de charge. Les modèles IBIS (Input/Output Buffer Information Specification) de Altera fournissent les informations nécessaires pour déterminer comment les effets des lignes de transmission de la carte nécessiteront un ralentissement du taux de fiente.
Le Tableau 1 présente les débits de fiente mesurés pour les bords montant et descendant dans les conditions suivantes :
- De 10 à 90 % de la tension de sortie
- Sous une charge non résiliée de 35 pF
- Température de l’pièce
- VCC nominal
| Tableau 1. Débits MAX 7000AE et 3000A Slew | ||
| VCCIO (V) | Taux de slew normal (V/ns) | Taux de slew lent (V/ns) |
|---|---|---|
| 3.3 | 1.3 | 1.2 |
| 2.5 | 1 | 0.9 |
Remarque : l’effet du contrôle des taux de fiente devient plus spectaculaire lorsque davantage de sorties changent. En tant que tel, le contrôle du taux de fichage a un effet important sur la réduction du bounce au sol et des effets de ralentissement VCC des signaux de commutation adjacents.
L’option de synthèse logique à faible taux de fiente peut être activée et désactivée globalement dans le logiciel MAX PLUS® II en suivant les étapes suivantes :
- Choisissez Global Project Logic Synthesis (Assign menu).
- Sélectionnez Définir un style de synthèse (boîte de synthèse globale de logique de projet).
- Rallumez ou éteignez le taux de slew lent.
- Choisissez OK deux fois.