ID de l'article: 000085273 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi le signal « fixedclk_locked » reste-t-il faible lorsque le paramètre « Activer la configuration via le lien PCIe » de la fenêtre MegaWizard de PCIe est activé ?

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

La configuration à l’aide de PCIe® La fonctionnalité De liaison (CvP) » n’est pas disponible dans Quartus® Ii version 11.1 pour le moment.  Si vous activez l’option dans PCIe MegaWizard™ fenêtre de Stratix® V, des RTL incomplètes sont générées et cela entraîne un faible lien entre le signal « fixedclk_locked ».

Pour éviter ce problème, vous devez désactiver le paramètre « Activer la configuration à l’aide du paramètre PCIe Link » dans la fenêtre PCIe MegaWizard. Ce problème sera résolu dans la prochaine version.

Produits associés

Cet article concerne 2 produits

FPGA Stratix® V
FPGA Stratix® V GX

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.