ID de l'article: 000085267 Type de contenu: Dépannage Dernière révision: 12/09/2012

Reconfg_clk port de module de reconfiguration peut-il être géré par ref_clk ?

Environnement

    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Si vous utilisez la Stratix V Hard IP avec CVP, reconfig_clk doit être la même que refclk pour CVP. Pour les non-CVP, il peut être dérivé d’une source d’horloge libre séparée.

Résolution

 

Produits associés

Cet article concerne 1 produits

FPGA Stratix® V GX

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.