ID de l'article: 000085261 Type de contenu: Dépannage Dernière révision: 08/01/2014

Arria II GX CPRI IP Core Verilog HDL variations à 4,915 Gbit/s, expérience d’une défaillance de transfert de données sur l’interface antenne/porteuse 17 dans la simulation

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • CPRI
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Si vous créez un modèle HDL Verilog pour une variation de cœur IP CPRI avec un taux de données de 4,915 Gbit/s destiné à un périphérique Arria II et transfert de données via au moins 18 interfaces d’antenne/opérateur compatibles (canaux), le cœur IP fait tomber les données sur le canal de communication transposant Simulation.

    Résolution

    Ce problème n’a aucune solution de contournement. Si vous devez configurer une variation avec au moins 18 interfaces d’antenne/opérateur, générer et simuler un modèle VHDL au lieu d’un modèle HDL Verilog pour ces cœurs IP CPRI Variations.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.