ID de l'article: 000085220 Type de contenu: Dépannage Dernière révision: 11/09/2012

Un emplacement de mémoire est-il inscrit dans la DDR3 SDRAM avec ALTMEMPHY au stade de levleing d’écriture de calibrage ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif Non, in la portion de niveau d’écriture de la DDR3 SDRAM avec algorithme d’étalonnage ALTMEMPHY, les emplacements de mémoire ne sont pas en fait écrits sur. ALTMEMPHY met le dimM en mode « niveau d’écriture » à l’aide des registres du mode. Pendant ce temps, la DRAM pilote elle-même un schéma d’apprentissage sur les broches DQ afin d’effectuer un nivenage de l’écriture, de sorte qu’aucun emplacement de mémoire n’est réellement utilisé pendant cette période.

Produits associés

Cet article concerne 5 produits

FPGA Stratix® II
FPGA Stratix® III
FPGA Stratix® II GT
FPGA Stratix® IV E
FPGA Stratix® II GX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.