ID de l'article: 000085207 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pour un taux de données donné, quelle fréquence offrira les meilleures performances de jitter pour l’émetteur-récepteur haute vitesse CMU PLL d’un périphérique GX ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Pour un taux de données donné, l’ALTGX Megawizard fournit une liste des fréquences d’horloge disponibles dans le menu déroulant « Quelle est la fréquence d’horloge d’entrée ? ».  Les options de fréquence plus élevée doivent fournir de meilleures performances de jitter.

Produits associés

Cet article concerne 6 produits

FPGA Stratix® GX
FPGA Stratix® II GX
FPGA Stratix® II GX
FPGA Arria® II GX
FPGA GX Cyclone® IV
FPGA Stratix® II GT

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.