ID de l'article: 000085126 Type de contenu: Information et documentation de produit Dernière révision: 13/08/2012

Comment les E/S différentielles psuedo sont-elles implémentées dans les banques d’E/S côté périphérique Stratix II ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Il est possible de créer des E/S différentielles psuedo dans Stratix® les banques côté périphériques II en mettant en œuvre deux broches d’E/S à fin unique.

Altera® recommande de mettre en œuvre toutes les normes différentielles psuedo en utilisant les paires de broches différentielles existantes (c’est-à-dire LVDS et CLK). Cela s’explique par le fait que ces broches ont une marge de dissipateur plus étroite que les broches d’E/S normales non différentielles.

Un débit serait simplement construit en routant votre signal vers deux registres de sortie (l’un dans chaque broche IOE différentielle) un registre cadenagé directement de votre horloge, l’autre à l’inverse de votre horloge.

Une entrée est fondamentalement la même, vous devez utiliser la paire de broches différentielle, mais seule l’entrée de polarité positive est utilisée. En d’autres termes, seule la broche non invertie doit être spécifiée dans la conception, la broche invertie est réservée lorsqu’une norme d’E/S différentielle est attribuée. Toute entrée n’utilisera que le signal positif et sera référencée à VREF (ce qui est toujours nécessaire).

 

Produits associés

Cet article concerne 1 produits

FPGA Stratix® II

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.