Si l’IP matérielle Arria® V GZ ou Stratix® V pour PCI Express® reçoit une demande de coefficient illégale d’un partenaire de liaison pendant la phase d’égalisation 2 ou 3, l’IP la rejette. Conformément à la spécification, l’IP doit envoyer deux TS1 identiques consécutifs avec le bit de rejet défini et les valeurs de coefficient rejetées.
L’IP matérielle ne fait pas cela. Au lieu de cela, il envoie des TS1 avec le bit de rejet défini tout le temps, et la valeur du coefficient dans le deuxième TS1 ne correspond pas aux valeurs de rejet.
Ce problème peut être vu dans la simulation et le matériel. Au niveau matériel, si le partenaire de liaison demande des coefficients valides conformément aux spécifications, le problème ne sera pas observé.
Comme solution de contournement, assurez-vous que le partenaire de liaison suit la spécification et demande des coefficients valides pendant les phases d’égalisation.