ID de l'article: 000085097 Type de contenu: Dépannage Dernière révision: 14/12/2015

Pourquoi le signal IP Altera PLL phase_done-il pas s’affirmer dans la simulation au niveau de la porte du déphasage dynamique ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 15.0.2 et les versions antérieures du logiciel Quartus® II, phase_done ne pouvez pas affirmer après un déphasage par impulsion phase_en dans la simulation au niveau de la porte du déphasage dynamique avec Altera IP PLL.

    Ce problème affecte uniquement la simulation.

    Résolution

    Ce problème est résolu dans la version 16.0 du logiciel Intel® Quartus® Prime Standard

    Articles apparentés

    Produits associés

    Cet article concerne 15 produits

    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V SX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.