ID de l'article: 000085043 Type de contenu: Information et documentation de produit Dernière révision: 12/01/2015

Comment puis-je empêcher la lecture de compteur de sortie PLL dans les périphériques Quartus® II 12.1 et supérieurs pour les périphériques Intel® Stratix®, Arria® V et Cyclone® V FPGA ?

Environnement

  • Logiciel Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Dans les versions 12.1 et ultérieures de Quartus® II, vous pouvez utiliser la variable QSF UNFORCE_MERGE_PLL_OUTPUT_COUNTER pour empêcher les compteurs de sortie PLL de s’afficher dans les périphériques Stratix® V, Arria® V ou Cyclone® V.

    Résolution

    Vous trouverez ci-dessous un exemple de la cession effectuée sur un compteur de sortie PLL :

    set_instance_assignment nom UNFORCE_MERGE_PLL_OUTPUT_COUNTER activé à « mypll:inst|mypll_0002:mypll_inst|altera_pll:altera_pll_i* »

    Articles apparentés

    Produits associés

    Cet article concerne 15 produits

    FPGA SoC Cyclone® V SX
    FPGA Stratix® V E
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Cyclone® V GX
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA SoC Cyclone® V SE

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.