ID de l'article: 000085032 Type de contenu: Dépannage Dernière révision: 29/06/2014

Existe-t-il des problèmes connus concernant les tx_digitalreset dans Stratix V GX ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un bogue dans Quartus® II Version 12.0 du logiciel, tx_digitalreset n’a pas d’effet sur Stratix® périphériques V GX.

    Une fois l’annulation du décalage terminée, le signal tx_digitalreset est bloqué et ne peut pas être contrôlé par l’utilisateur.

    Résolution

    Pour contourner ce problème, vous devez installer le correctif logiciel Quartus II 12.0 dp2 qui est disponible à partir du lien ci-dessous.

    Correctif logiciel Quartus II 12.0 dp2

    Produits associés

    Cet article concerne 2 produits

    FPGA Stratix® V
    FPGA Stratix® V GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.