ID de l'article: 000085024 Type de contenu: Dépannage Dernière révision: 17/10/2011

L’implémentation de la mégafunction ALTGX en mode de latence déterministe peut générer un message d’avertissement dans le logiciel Quartus II pour Cyclone IV GX

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Si vous implémentez une mégafunction ALTGX dans la latence déterministe mode, le logiciel Quartus II peut générer des messages similaires à ce qui suit : Avertissement (10541) : avertissement de déclaration des signaux VHDL à c4gx_test.vhd(62) : valeur par défaut de la valeur par défaut du signal « pll_reconfig_done » utilisée car le signal n’a jamais été attribué une valeur ou une valeur par défaut explicite Valeur. L’utilisation d’une valeur par défaut implicite peut introduire une conception non prévue Optimisations. Avertissement (10036) : avertissement Verilog HDL ou VHDL à c4gx_test.vhd (142) : objet « wire_receive_pcs0_signaldetect » attribué une valeur, mais jamais Lire

    Résolution

    Vous pouvez ignorer ces messages en toute sécurité.

    Produits associés

    Cet article concerne 1 produits

    FPGA Cyclone® IV

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.