Lorsqu’un périphérique possédant une puissance élevée et une puissance TMS TCK élevée est alimenté, le contrôleur JTAG TAP doit rester dans l’état de base ou TEST_LOGIC/RESET. Cependant, au cours de certains processus de mise sous tension, la transition du niveau bas sans puissance vers un niveau élevé alimenté se produit à des moments légèrement différents dans le temps entre TMS et TCK . Voir la figure 9 dans AN 122 (utiliser le langage de jam pour ISP via un processeur embarqué).
Si TMS vous êtes à un niveau élevé en même TCK temps, ou si vous vous TMS élèvez TCK avant, vous ne devriez pas avoir de problème. Cependant, si TCK TMS l’horloge est antérieure, le contrôleur JTAG TAP reconnaît un bord montant sur l’horloge de la machine d’état, avec un TMS signal égal à 0, et déplace le périphérique dans l’état RUN_TEST/IDLE. Le périphérique reste dans cet état jusqu’à ce qu’il reçoive d’autres signaux de contrôle du port JTAG. Par conséquent, TCK doit être réduite à travers une résistance de 1 kOhm, à la fois pour les périphériques vierges et programmés. Voir la Figure 4 dans AN 95 (Programmabilité in-system in MAX Devices)