ID de l'article: 000084977 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi le taux de slew lent ne constitue-t-il pas une option logique disponible pour les périphériques Stratix® II et Cyclone® II ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

L’option logique du taux de fils lent des familles de périphériques précédentes a manipulé les paramètres d’intensité du disque pour atteindre des fréquences de périphérie différentes sur les tampons de sortie. les périphériques Stratix® II et Cyclone® II offrent plus de paramètres d’intensité de lecteur par norme d’E/S. La fréquence de la fisse peut être modifiée en utilisant différents paramètres d’intensité du lecteur. Des débits de périphérie rapides peuvent être
obtenus avec des paramètres de courant plus élevés, des débits plus lents peuvent être obtenus avec des paramètres actuels plus faibles. Utilisez les modèles IBIS de la famille de périphériques pour déterminer les débits de périphérie réels pour chaque paramètre d’intensité du lecteur par norme d’E/S.

Les modèles IBIS pour les périphériques Altera® peuvent être téléchargés à l’adresse www.altera.com.

Produits associés

Cet article concerne 2 produits

FPGA Cyclone® II
FPGA Stratix® II

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.