ID de l'article: 000084964 Type de contenu: Dépannage Dernière révision: 18/08/2012

Les interfaces DDR2 utilisant un contrôleur mémoire souple peuvent ne pas fermer la synchronisation lors du ciblage de périphériques Arria V ou Cyclone V

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Ce problème affecte les produits DDR2 et LPDDR2.

    Il est possible que les interfaces utilisant le contrôleur mémoire souple ne se ferment pas synchronisation sur les périphériques Arria V et Cyclone V.

    Résolution

    La solution à ce problème est d’utiliser un autre fitter Graines.

    Ce problème sera résolu dans une version ultérieure.

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Arria® V
    FPGA et FPGA SoC Cyclone® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.