ID de l'article: 000084951 Type de contenu: Dépannage Dernière révision: 02/09/2012

Quelles sont les contraintes SDC équivalentes à TimeQuest pour les registres de capture de capture hérités du contrôleur QDR II SRAM dans un périphérique Stratix II ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Les contraintes SDC TimeQuest équivalentes pour la capture de lecture héritée d’un contrôleur QDRII SRAM dans le périphérique startix® II sont les suivantes :

set_max_delay -0.2 -de * à resync*
set_min_delay -1.6 -de * à la synchronisation verticale*

Ces contraintes dans Quartus® II software static Timing Analysis (TAN) sont les suivantes :

set_instance_assignment - nom SETUP_RELATIONSHIP « - 0.2 ns » -de * - à la synchronisation automatique*
set_instance_assignment - nom HOLD_RELATIONSHIP « - 1,6 ns » - de * - à la synchronisation automatique*

Produits associés

Cet article concerne 1 produits

FPGA Stratix® II

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.