ID de l'article: 000084941 Type de contenu: Information et documentation de produit Dernière révision: 11/09/2012

Comment savoir que le contrôleur hautes performances (HP) DDR/DDR2 a effectué un calibrage avec succès ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Vous pouvez vous assurer que le contrôleur HP DDR/DDR2 a correctement étalonné les données en écrivant les données à la mémoire, en les lisant et en les comparant si elles correspondent aux données écrites. resynchronization_successful passer haut ou ctl_usr_mod_rdy signal élevé ne signifie pas que l’étalonnage a réussi.

Dans la version future de l’IP, resynchronization_successful indiquera un étalonnage réussi.

Produits associés

Cet article concerne 2 produits

FPGA Stratix® III
FPGA Stratix® II

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.