La conception de l’exemple SerialLite III de testbench générée avec le cœur IP utilise le mode d’horloge standard (SCM) et les paramètres par défaut. Pour exécuter la simulation en mode d’horloge avancé (ACM), les paramètres par défaut du testbench doivent être modifiés manuellement pour correspondre aux paramètres de l’utilisateur dans le gui de l’éditeur de paramètres IP.
1. Naviguez jusqu’aurépertoire\'< variation ip >_example/seriallite_iii/example_testbench\' et ouvrez le fichier \'test_env.v\' dans un éditeur de texte.
2. Modifiez ce qui suit test_env paramètres pour correspondre aux paramètres de l’éditeur de paramètres IP de l’utilisateur.
- user_clock_frequency (Fréquence d’horloge utilisateur requise)
- pll_ref_freq (fréquence d’horloge de référence de l’émetteur-récepteur)
- pll_ref_var (fréquence d’horloge de référence de l’émetteur-récepteur)
- data_rate (Débit de données par voie de l’émetteur-récepteur)
- meta_frame_length (Longueur de la trame méta)
- ecc_enable (Protection ECC)
Notez ce qui suit test_env les paramètres ne sont pas utilisés en mode horloge avancé et peuvent être ignorés.
- reference_clock_frequency (fréquence d’horloge de référence fPLL)
- coreclkin_frequency (Fréquence d’horloge du cœur)
3. Accédez à \'./vsim\' sous-répertoire et ouvrez \'run_vsim.do\' fichier dans un éditeur de texte.
Un. Ajouter \' définir ADVANCED_CLOCKING\' à l’option de commande vsim.
B. Définissez le nombre de voies dans \'-G/test_env/voies=\'.
- Le nombre de voies par défaut est défini sur 5.
4. Exécutez une simulation conformément à la procédure décrite dans le guide de l’utilisateur de SerialLite III.