ID de l'article: 000084892 Type de contenu: Dépannage Dernière révision: 03/12/2012

Pourquoi le signal « pfl_flash_access_request » de la mégafunction PFL (Parallel Flash Loader) n’est-il pas détérioré lorsque j’essaie de configurer un périphérique V ES Stratix à l’aide d’un schéma de configuration FPP (Fast Passive Parall...

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Si vous configurez un périphérique V ES Stratix® avec le PFL à l’aide d’un schéma de configuration FPP utilisant les versions 12.0 SP1 ou 12.0 SP2 du logiciel Quartus® II, vous verrez que le signal « pfl_flash_access_request » de la mégafunction PFL s’affiche lorsqu’il commence à accéder au périphérique flash, mais ne s’affiche jamais une fois la configuration FPGA terminée.

    Résolution

    Cela est corrigé dans la version 12.1 du logiciel Quartus II.

    Produits associés

    Cet article concerne 3 produits

    FPGA Stratix® V
    CPLD MAX® V
    FPGA Stratix® V GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.