ID de l'article: 000084884 Type de contenu: Messages d'erreur Dernière révision: 11/09/2012

Avertissement critique : la broche mem_clk[0] doit avoir son délai d’entrée Cyclone® IV E de la broche aux cellules internes à 1

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Il est possible que vous obteniez cet avertissement dans l’Analyseur de synchronisation lors de l’implémentation du contrôleur hautes performances DDR2 sur Cyclone® périphériques IV à l’aide du logiciel Quartus® II version 10.0 et antérieure et si votre conception est implémentée en mode hybride. Par exemple, les broches DQ des deux côtés et les E/S de la ligne, et le « mem_clk » est placé sur les E/S de côté, la chaîne de retard pour la broche d’horloge doit être réglée sur 1. Par conséquent, vous voyez cet avertissement critique.

Résolution

Pour supprimer cet avertissement critique, ajoutez la cession suivante au fichier QSF :

set_instance_assignment- nom PAD_TO_CORE_DELAY 1 à mem_clk[0]

Ce problème est résolu dans la version 10.1 du logiciel Quartus® II.

Produits associés

Cet article concerne 1 produits

FPGA Cyclone® IV E

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.