ID de l'article: 000084879 Type de contenu: Dépannage Dernière révision: 07/06/2013

La conception de l’exemple Arria II GX PCIe prend-elle en compte le problème pll_locked errata ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Oui, lors de l’utilisation du fichier altpcie_serdes_rs.v pour Arria® périphérique GX II, le code est conçu pour tenir le tx_digitalreset pll_locked_soft_logic similaire à celui du Arria II GX Errata. Aucune logique utilisateur supplémentaire n’est nécessaire pour prendre en compte ce problème.

Pour plus d’informations concernant cet erratum, reportez-vous à la section « Signal d’état de verrouillage PLL de l’émetteur (pll_locked) » de la feuille d’errata Arria II GX.

feuille d’errata Arria II GX (PDF)

 

Résolution

 

Produits associés

Cet article concerne 1 produits

FPGA Arria® II GX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.