ID de l'article: 000084855 Type de contenu: Dépannage Dernière révision: 02/09/2014

Puis-je ignorer en toute sécurité les avertissements critiques DIV_CLK pour le fPLL lorsqu’ils sont utilisés dans le rapport de 66:40 avec la détection de la torsadation sur les FPGA V GX/GS/GT Stratix® et les émetteurs-récepteurs FPGA v GZ...

Environnement

  • Logiciel Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Si vous instanciez plusieurs copies de la même instance d’émetteur-récepteur à l’aide de la réperciation 66:40, le logiciel Quartus® II fusionnera les multiples fPLL dans une seule entité si possible. Lorsque cela sera fait, le logiciel Quartus II signalera cet avertissement critique sur les fPLL qui ont été supprimés de la conception.

    Résolution

    Oui, vous pouvez ignorez en toute sécurité DIV_CLK avertissements critiques signalés pour le fPLL utilisé dans le rapport de 66:40 avec la détection de la précience sur Stratix® FPGA V GX/GS/GT et les émetteurs-récepteurs Arria® V GZ FPGA.

    Produits associés

    Cet article concerne 3 produits

    FPGA Stratix® V GX
    FPGA Stratix® V GS
    FPGA Stratix® V GT

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.