ID de l'article: 000084847 Type de contenu: Dépannage Dernière révision: 05/05/2013

Pourquoi les lectures de ma mégafonction de reconfiguration PLL Altera® échouent-elles ?

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Lorsque des lectures sont effectuées à partir du port esclave Avalon®-MM sur la mégafonction Altera® PLL Reconfig, le mgmt_waitrequest n’est pas affirmé correctement comme spécifié dans la spécification de l’interface Avalon (PDF), ce qui entraînera la lecture incorrecte des données par le contrôleur Avalon-MM.

Résolution

Un patch pour Quartus® II 12.0sp2, 2.dp9d peut être téléchargé à partir du lien ci-dessous.

Ce correctif doit être installé après l’installation du correctif dp9 disponible à partir de la solution associée « Comment puis-je résoudre les problèmes logiciels connus pour les périphériques Stratix® V, Arria® V et Cyclone® V dans le logiciel Quartus® II version 12.0sp2 ? »

Ce problème est résolu dans une version 12.1sp1 du logiciel Quartus®II et le périphérique corrige la version 12.0sp2.

Produits associés

Cet article concerne 15 produits

FPGA SoC Arria® V SX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT

1

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.