ID de l'article: 000084823 Type de contenu: Messages d'erreur Dernière révision: 30/09/2014

Erreur:<altera_pll file="" name="" variation="">: La configuration spécifiée fait dépasser les limites du GC (Voltage-Controlled Modulator).</altera_pll>

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 12.1 du logiciel Quartus® II, vous pouvez constater cette erreur dans le Gestionnaire de plug-in Altera_PLL MegaWizard™ lors de l’utilisation de l’option Activer les paramètres d’horloge de sortie physique définissez manuellement vos valeurs de compteurs M et N, même si la fréquence du VCO devrait se trouver dans la plage de fonctionnement prise en charge du périphérique. Ce problème se produit lors de la génération d’un Altera_PLL avec une valeur de compteur M supérieure à 255 et un compteur N de 1.

Résolution

Si vous avez besoin d’une valeur au compteur M de 256 ou plus et d’un compteur N de 1, vous devrez effectuer les étapes suivantes afin de mettre en œuvre le paramètre souhaité pour votre Altera_PLL :

  1. Saisissez tous les paramètres souhaités dans la mégafunction Altera_PLL, avec les deux exceptions suivantes :
    1. Entrez une valeur de fréquence d’horloge de référence égale à deux fois la valeur de votre fréquence d’horloge de référence réelle.
    2. Entrez une valeur de 2 pour le facteur de diviseur (N-Counter).
      (En utilisant la valeur N de 2 et une fréquence d’horloge de référence deux fois plus haute que votre fréquence d’horloge réelle, le Gestionnaire de plug-in MegaWizard pourra générer des paramètres légaux pour le Altera_PLL).
  2. Créez le fichier de variation megafunction en cliquant sur Terminer.
  3. Ouvrez le _0002.v fichier créé par le gestionnaire de plug-in megaWizard Altera_PLL.  Ce fichier se trouve dans un sous-répertoire pour votre projet dans le Dossier.  Effectuez les modifications nécessaires aux paramètres suivants :
    1. Localisez le paramètre .reference_clock_frequency.   La valeur sera deux fois la fréquence d’horloge souhaitée.  Modifiez la valeur pour égaler la fréquence d’horloge de référence réelle.
    2. Localisez le paramètre .n_cnt_bypass_en et changez la valeur de « faux » à « vrai ».
  4. Enregistrez et fermez _0002.v.
  5. Si vous comptez réaliser des simulations fonctionnelles de la mégafunction Altera_PLL, effectuez les mêmes modifications aux paramètres de l’étape 3 ci-dessus dans le fichier .vo, situé dans le dossier _sim dans le répertoire de votre projet.

Ce problème devrait être résolu dans une version ultérieure du logiciel Quartus II.

Produits associés

Cet article concerne 16 produits

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
Acex® 1K
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.