ID de l'article: 000084790 Type de contenu: Information et documentation de produit Dernière révision: 17/12/2015

Comment réduire le pourcentage de la synchronisation verticale et du réseau SSN vers des broches différentielles dans les périphériques Cyclone V ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Le document ci-joint décrit comment réduire le pourcentage (%) de la synchronisation croisée et le pourcentage (%) du bruit de commutation simultané (SSN) vers les broches différentielles dans le logiciel Quartus® II lors du ciblage de périphériques Cyclone® V.

 

Résolution

 

Articles apparentés

Produits associés

Cet article concerne 6 produits

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Cyclone® V GX
FPGA SoC Cyclone® V ST
FPGA Cyclone® V E
FPGA SoC Cyclone® V SE

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.