ID de l'article: 000084784 Type de contenu: Product Information & Documentation Dernière révision: 11/09/2012

Comment les normes d’E/S différentielles SSTL et HSTL sont-elle implémentées sur les périphériques Stratix et Stratix GX ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif Les SSTL et HSTL différentiels possèdent des implémentations uniques pour les périphériques Stratix® et Stratix GX en fonction du type de fonction souhaité (entrée, sortie, horloge, etc.). La liste suivante détaille les caractéristiques.

Horloges dédiées HSTL différentielles:
Entrées : les entrées d’horloge HSTL différentielles utilisent un tampon différentiel dédié (aucune association VREF). En tant que tel, les entrées HSTL différentielles ne sont pas soumises aux règles de placement des pastilles qui affectent les signaux à fin unique. De plus, les entrées d’horloge HSTL différentielles sont
Pas soumis aux règles de placement des pastilles qui seraient appliquées à d’autres signaux différentiels tels que le LVDS.
Sorties : les sorties d’horloge HSTL différentielles sont implémentées en utilisant deux sorties à une seule fin et doivent respecter les règles de placement des pastilles à terminaux uniques et non les restrictions différentielles.

Horloges dédiées SSTL différentielles:
Entrées : non prises en charge.
Sorties : Les sorties d’horloge dédiée SSTL différentielles sont implémentées identiquement aux sorties d’horloge HSTL différentielles. Voir ci-dessus pour plus d’informations.

E/S différentielles SSTL/HSTL non dédiées:
La prise en charge différentielle de HSTL ou de SSTL sur les E/S régulières (parfois appelée pseudo-différentiel) est implémentée en utilisant deux entrées ou sorties HSTL ou SSTL à fin unique. De plus, comme il s’agit en fait de plusieurs signaux à fin unique qui émulent le différentiel, ces signaux sont liés par les restrictions de placement des pastilles à terminaux uniques et ne adhèrent pas aux restrictions différentielles.

Produits associés

Cet article concerne 2 produits

FPGA Stratix®
FPGA Stratix® GX

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.