ID de l'article: 000084764 Type de contenu: Dépannage Dernière révision: 11/09/2012

Y a-t-il des modifications à la valeur de compensation de Fast PLL (FPLL) dans Quartus® II version 4.0 SP1 lors de l’utilisation du FPLL dans le périphérique Stratix® EP1S40 ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif Oui, le Quartus® Les versions ii du logiciel 4.0 et antérieures étaient sur-ingératrices pour les retards du réseau d’horloge régionale de 400 s lors de l’utilisation des FPL de coin et de 1,99 ns lors de l’utilisation des FPL latéraux pour piloter le réseau RCLK. Quartus II Version 4.0 SP1 corrige ce bogue. Les clients utilisant des FPL pour piloter le réseau GCLK ne constateront pas cette sur compensation lors de l’utilisation de Quartus II ver 3.0 SP1 et versions ultérieures.

Produits associés

Cet article concerne 1 produits

FPGA Stratix®

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.