ID de l'article: 000084755 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi puis-je voir la latence CAS d’écriture de mémoire (CWL) de 5 dans ma simulation lorsque j’ai défini ce paramètre sur 6 dans l’IP Megawizard du contrôleur hautes performances (HP) DDR3 ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Si vous avez configuré votre contrôleur HP DDR3 IP Megawizard® « Options de simulation d’auto-calibrage » en mode « Skip Calibration », dans la simulation, vous verrez la LCWL de 5 même si vous avez défini le paramètre CWL sur 6 dans l’IP Megawizard.

Le logiciel Quartus® II et la version IP 8.1 et antérieures ne prennent en charge que la LCH de 5 pour le mode « Skip Calibration ».

Changez le paramètre « Options de simulation d’étalonnage automatique » en mode « d’étalonnage rapide » ou de « calibrage complet » pour obtenir la valeur CWL correcte de 6 dans la simulation.

Ce problème sera résolu dans la version future de l’IP et du logiciel Quartus II.

Produits associés

Cet article concerne 3 produits

FPGA Stratix® IV E
FPGA Stratix® II GX
FPGA Stratix® III

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.