ID de l'article: 000084748 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi est-ce que je vois des violations de la synchronisation de configuration dans mon interface QDR II lorsque Rapid Recompile est activé dans mon projet Quartus II ?

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème avec la fonctionnalité Rapid Recompile dans les versions 11.0 SP1 et antérieures du logiciel Quartus® II, il est possible que vous constatiez des violations de la synchronisation de configuration dans votre interface QDR II sur les chemins traversant les registres d’entrée DDIO (implémentés dans la cellule des E/S) au cœur de la FPGA.

Vous trouverez ci-dessous un exemple de mauvaise voie typique :

De:
|memphy_top_inst|umemphy|uio_pads|uread_pads|read_capture[0].uread_dq_dqs|input_dq_3_ddio_in_inst|regouthi

À:
|memphy_top_inst|umemphy|uread_datapath|read_buffering[0].read_subgroup[1].uread_fifo|data_stored*

Pour éviter ce problème, éteignez la fonctionnalité Rapid Recompile.

Ce problème devrait être résolu dans une version ultérieure du logiciel Quartus II.

Résolution

 

Articles apparentés

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.