En raison de fichiers de bibliothèque Verilog chiffrés manquants, vous pouvez voir le message d’erreur ci-dessous lors de la simulation d’une version VHDL de la fonction MAC MegaCore® 10 Go Ethernet générée dans la version 13.0 du logiciel Quartus® II à l’aide de ModelSim®. Cela ne se produit qu’avec VHDL et pas Verilog lorsque vous disposez d’une licence de langue unique de ModelSim.
# ** Erreur : Échec d’obtention d’une licence de simulation Verilog. Ne pouvant vérifier aucune de ces fonctionnalités de licence : msimhdlmix ; qhsim cmhs ; ou msimhdlsim# ** Erreur : (vsim-3039) ./.. AlteraTenGigMac.vhd (4743) : L’instanciation de « altera_avalon_st_pipeline_stage » a échoué.
Un correctif est disponible pour résoudre ce problème dans la version 13.0 du logiciel Quartus® II. Téléchargez et installez le correctif 0.22 à partir du lien approprié ci-dessous :
- Téléchargez le correctif 0.22 de version 13.0 pour Windows (.exe)
- Téléchargez la version 13.0 du correctif 0.22 pour Linux (.run)
- Téléchargez le readme pour le logiciel Quartus II version 13.0 du correctif 0.22 (.txt)
Ce problème sera résolu dans une version ultérieure du logiciel Quartus® II.