ID de l'article: 000084739 Type de contenu: Messages d'erreur Dernière révision: 30/04/2014

Avertissement (12283) : la cession INPUT_TERMINATION sur l’émetteur-récepteur refclk clk buf/pin n’est pas prise en charge

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif Dans Arria® V, Cyclone® les périphériques V et Stratix® V, la cession de INPUT_TERMINATION ne peut pas être utilisée sur les broches de l’émetteur-récepteur.
Résolution

Changez la INPUT_TERMINATION de broches to \'émetteur-récepteur dédié Refclk Pin Termination\' et sélectionnez les affectations QSF (Quartus® Settings File) appropriées.
Reportez-vous au Guide de l’utilisateur du cœur IP de l’émetteur-récepteur PHY Altera pour plus d’informations sur l’utilisation de ces affectations.

Par exemple, le fichier .qsf s’affiche comme suit si l’option DC_COUPLING_INTERNAL_100_OHM est utilisée :

set_instance_assignment nom XCVR_REFCLK_PIN_TERMINATION DC_COUPLING_EXTERNAL_100_OHMS

Articles apparentés

Produits associés

Cet article concerne 12 produits

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.