ID de l'article: 000084708 Type de contenu: Information et documentation de produit Dernière révision: 11/09/2012

Comment activer ou désactiver la mise à niveau de l’IP du contrôleur hautes performances DDR3 et de la mégafunction Altmemphy pour la DDR3 SDRAM ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Si vous choisissez un composant DIMM non tampon dans l’IP du contrôleur hautes performances (HP) DDR3 ou Altmemphy Megafunction, le ni leveling est implémenté dans la conception. Si vous sélectionnez un périphérique séparé dans l’IP du contrôleur HP DDR3, la mise à niveau n’est pas implémentée dans la conception.

Si vous souhaitez mettre en œuvre le niveau pour plusieurs périphériques discrets sur la carte, ouvrez megawizard, le contrôleur HP Altmemphy ou DDR3 Megawizard, cliquez sur « Modifier prédéfinie » et sélectionnez « DIMM non tampon » (un-buffered DIMM) au lieu d’un périphérique séparé dans la page prédéfinie et génèrez le cœur.

Produits associés

Cet article concerne 4 produits

FPGA Stratix® II GT
FPGA Stratix® IV E
FPGA Stratix® II GX
FPGA Stratix® III

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.