ID de l'article: 000084695 Type de contenu: Dépannage Dernière révision: 14/12/2015

Possibilité de fermeture des interfaces QDR II sur Arria 10 périphériques

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Les interfaces QDR II sur Arria 10 périphériques peuvent rencontrer des difficultés à atteindre le timing Fermeture. Ce problème est particulièrement évident lorsque le noyau à l’avant-centre est très andylux les transferts approchent 333 MHz, avec un VCO PLL inférieur à 600 MHz.

Résolution

La solution à ce problème est de faire une des solutions suivantes :

  • Essayez de compiler à l’aide de plusieurs graines.
  • Utilisez un VCO PLL d’une valeur supérieure à 600 MHz.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Arria® 10

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.