ID de l'article: 000084684 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi le signal « local_burstbegin » ne figure-t-il pas dans le guide de l’utilisateur du contrôleur DDR2 DDR2 de la Figure 4-4 qui décrit l’écriture à pleine vitesse avalon l’interface mappée de la mémoire ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Le signal local_burstbegin ne figure pas dans l’écriture de pleine vitesse avalon les formes d’ondes maquées en mémoire dans la Figure 4-4 du guide de l’utilisateur du contrôleur HP DDR/DDR2. Local_burstbegin suit les spécifications du Avalon, où elle est appelée beginbursttransfer. Tableau 3-1 des spécifications de l’interface Avalon (PDF) décrit ce signal comme « revendiqué par la structure d’interconnexion du système pour le premier cycle de chaque transfert, quel que soit le délai d’attente et les autres signaux ».

Dans le contrôleur HP DDR2 pour les écritures, local_burstbegin doivent être revendiquées pour un cycle d’horloge au début de chaque transfert de rafale. Elle ne doit rester élevée que pour un cycle par transfert par rafale, même si l’esclave a revendiqué local_ready (appelé waitrequest_n dans Avalon). Si l’esclave a revendiqué local_ready, le maître doit conserver tous les autres signaux de demande (local_write_req, local_addr, local_size, etc.) revendiqués jusqu’à ce que local_ready soit de nouveau élevé, mais local_burstbegin ne doit pas rester revendiqué.

local_burstbegin est également utilisée pour les trasactions en lecture lorsqu’elle est revendiquée pour un cycle d’horloge lorsque la demande de lecture est revendiquée et où la local_address à partir de laquelle les données doivent être lues est donnée à la mémoire. Si l’local_ready (appelé waitrequest_n dans Avalon) est déboqué, le maître doit conserver tous les signaux de demande (local_read_req, local_address, taille locale, etc.) revendiqués jusqu’à ce que local_ready retourne en hauteur, mais local_burstbegin ne doit pas rester soutenu.

Produits associés

Cet article concerne 2 produits

FPGA Stratix® III
FPGA Stratix® II

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.