ID de l'article: 000084661 Type de contenu: Dépannage Dernière révision: 02/04/2014

Pourquoi mon modèle fonctionnel (BFM) de bus PCI Express tiers indique-t-il un symbole non valide après le jeton EDS (End of Data Stream) ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

L’IP matérielle Arria® V GZ et Stratix® V pour PCI Express® peut amener les BFM tiers à signaler des symboles non valides après EDS pour la raison suivante :

Lorsque l’IP matérielle de PCI Express entre en réinitialisation à chaud, la machine d’état d’apprentissage de liaison (LTSSM) passe d’abord par les états de récupération. Lors de la récupération. Inactif, il démarre un flux de données ; avant d’entrer dans l’état de réinitialisation à chaud, l’IP envoie EDS pour mettre fin au flux de données.

Selon la spécification PCI Express, l’IP matérielle doit envoyer EIEOS après EDS, mais ce n’est pas le cas. L’IP matérielle suit EDS avec un TS1 avec le bit de réinitialisation à chaud défini.

Ce problème peut être vu dans la simulation. Aucun impact n’a été observé dans les tests matériels réels.

Résolution

Ignorez l’erreur de votre BFM tiers.

Produits associés

Cet article concerne 5 produits

FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX
FPGA Arria® V GZ

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.