ID de l'article: 000084658 Type de contenu: Dépannage Dernière révision: 02/06/2016

Pourquoi la programmation du registre de l’espace de configuration PCI Express de l’IP dure Arria 10 est-elle perdue lors d’une formation hors service à partir de Gen3 ?

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Un événement Surprise Link Down (SLD) peut se produire lors d’une Arria® 10 IP dure pour PCI Express® lorsque la vitesse change de gen3 à Gen1 ou Gen3 à Gen2. Cet événement se produit lorsque le Arria 10 PCIe® cœur IP dur est configuré en mode Gen3 uniquement.  Lorsque l’événement SLD se produit, le lien est vers l’état Detect (Détecter) et les recyclages. Le bus PCIe doit être réénuméré après que la liaison atteigne L0. Le taux d’apparition est faible.

Résolution Ce problème sera traité dans une prochaine version de Quartus® Prime.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.