ID de l'article: 000084637 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi obtenir une défaillance de périphérique Cyclone LVDSCLKn Boundary-Scan

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif Il est possible que vous obteniez une panne de boundary-scan LVDSCLKn de périphérique Cyclone® car, lors de la mise sous alimentation, CLK1& CLK3 sont désactivés alors que CLK0 et CLK2 sont activés. Si les CLK1 ou CLK3 doivent être vérifiés lors d’un test d’analyse des limites, la mémoire tampon d’entrée des broches d’horloge peut être activée en les configurant à l’aide de CONFIG_IO instruction.

Pour ce faire, il est possible d’appliquer l’instruction CONFIG_IO après la mise hors alimentation avant de réaliser des tests d’analyse des limites avant la configuration. Reportez-vous à
MorphIO : une solution de reconfiguration des E/S pour les appareils Altera (PDF) pour plus d’informations sur l’instruction CONFIG_IO.

Si vous prévoyez de tester ces broches CLK dans les tests de boundary scan pré-configuration, téléchargez le fichier modifié Fichiers BSDL (Boundary-Scan Description Language) Cyclone 1149.1.

Si ces broches CLK n’ont pas besoin d’être dans la chaîne JTAG pour les tests de tomodensitométrie, utilisez les dernières informations fichiers BSDL Cyclone 1149.1.

Produits associés

Cet article concerne 1 produits

FPGA Cyclone®

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.