Erreur (18218) : tentative de configuration <n> IOPLL fusion de groupes dans <fewer n="" than=""> Lieux</fewer></n>

Si une conception ciblant un périphérique Arria® 10 instantanément plus Boucles de verrouillage de phase des E/S (PLL) par rapport au nombre de ressources PLL d’E/S disponible sur l’appareil, le logiciel Quartus® Prime émet une erreur. Le nombre de LPP D’E/S indiqué dans le message d’erreur dépend l Altera® IP de votre conception, et ce nombre pourrait être plus élevé que le nombre de LP/E enregistrés dans l’analyse et la synthèse Rapport.

Par exemple, l’IP d’interface mémoire externe (EMIF) utilise une PLL D’E/S pour chaque banque d’E/S qu’elle recherche. Le Fitter détermine le nombre réel de LP/E que la conception consomme en fonction l’exigence du brochage. Si le nombre de LP/E déterminé par le Le fitter dépasse le nombre de LP/E disponibles sur le périphérique, une l’erreur se produit.

D’autres exemples de Altera IP qui consomment des LP/E comprennent Faible latence de 40 et 100 gigabits par cœur IP Ethernet (GbE), Altera cœur IP LVDS SERDES, Altera cœurs IP PHYLite et SerialLite III Cœur IP de streaming.

Réduisez le nombre de LP/E dans votre conception. Altera recommande les stratégies suivantes :

• Convertir une partie de l’IP PLL E/S de votre conception en ip PLL fractionnelle en mode entier (fPLL).
• EMIF, LVDS SERDES et PHYLite sont des Altera Cœurs IP qui peuvent générer des horloges de cœur supplémentaires à utiliser. Si votre conception contient ces cœurs IP, envisagez de générer un cœur supplémentaire horloges pour réduire la demande de PLL des E/S. Dans l’éditeur de paramètres IP, choisissez le spécifiez des horloges de cœur supplémentaires basées sur l’option PLL existante sous l’onglet Général.
• Modifiez la broche d’une IP EMIF pour utiliser moins de banques d’E/S. Pour dans une configuration donnée, l’éditeur de paramètres IP EMIF signale banques d’E/S les moins nombreuses possibles. Reportez-vous à la page Directives générales de pin-out pour Arria section 10 IP EMIF dans volume 2 du Manuel de l’interface de mémoire externe : Conception Directives pour plus d’informations.
• Activez l’option de partage PLL TX dans l’IP Ethernet pour permettre plusieurs instances Ethernet pour partager une seule PLL D’E/S. Par exemple, dans l’éditeur de paramètres IP 40 et 100 GbE à faible latence, choisissez l’utilisation option PLL TX EXTERNE MAC sous l’onglet Main. Reportez-vous à la page Section PLL MAC externe TX dans la faible latence Guide de l’utilisateur de la fonction Mac et PHY MegaCore 40 et 100 Gbit/s pour plus d’informations.