ID de l'article: 000084603 Type de contenu: Dépannage Dernière révision: 05/01/2015

Pourquoi le logiciel Quartus II ne peut-il pas fusionner automatiquement l’émetteur-récepteur Avalon les interfaces de mappée de mémoire d’une PLL CDR/CMU et d’un canal TX uniquement, d’un périphérique Arria 10 ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif Le logiciel Quartus® II ne prend pas en charge l’interface automatique d’émetteur-récepteur Avalon® l’interface de mapper la mémoire dans Arria® 10 périphériques. Vous pouvez rencontrer des erreurs d’installateur si votre conception contient un PLL CDR/CMU et un canal TX uniquement, qui peuvent être fusionnés et placés dans un canal d’émetteur-récepteur. Par défaut, un PLL CDR/CMU et un canal TX uniquement sont mis en mappés sur deux canaux d’émetteur-récepteur différents.
Résolution

Pour contourner ce problème, ajoutez la cession suivante à votre fichier de paramètres Quartus II (.qsf) :

set_instance_assignment nom XCVR_RECONFIG_GROUP MERGE_TX_CDR_PLL à « TX_Serial_Pin_Name »
set_instance_assignment- nom XCVR_RECONFIG_GROUP MERGE_TX_CDR_PLL à « |altera_xcvr_cdr_pll_a10:xcvr_cdr_pll_a10_0|twentynm_xcvr_avmm:inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst »

set_instance_assignment nom XCVR_RECONFIG_GROUP MERGE_TX_ CDR_PLL à « nom de variation |* »

Produits associés

Cet article concerne 3 produits

FPGA Intel® Arria® 10 GT
FPGA Intel® Arria® 10 GX
FPGA SoC Intel® Arria® 10 GX

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.