ID de l'article: 000084601 Type de contenu: Dépannage Dernière révision: 10/07/2013

Erreur d’ajusteur d’horloge de référence de l’interface numérique série (SDI) et de l’émetteur-récepteur SDI II

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Les conceptions SDI et SDI II ciblant Cyclone les périphériques V rencontreront erreur du fitter lorsque vous connectez l’horloge de référence de l’émetteur-récepteur, xcvr_refclk, vers un compteur de sortie d’un circuit fractionnel à phase verrouillée (fpll). Vous recevra le message d’erreur suivant :

    « Impossible de placer un pilote d’horloge mondial ou régional. »

    Résolution

    Pour contourner ce problème, procédez comme suit :

    Ouvrez le fichier _0002.v et recherchez altera_xcvr_reset_control module.

    L’horloge de référence de l’émetteur-récepteur, xcvr_refclk, pilote l’horloge entrée, bien que la connexion soit de l’adaptateur PHY, phy_adapter.

    Créez une autre horloge d’entrée au niveau supérieur de l’unité de stockage SDI ou Cœur SDI II. Le port d’horloge de altera_xcvr_reset_control se connecte à cette horloge d’entrée nouvellement créée. En externe, cette horloge d’entrée peut être piloté par une autre source d’horloge ou un autre compteur de sortie de la fpll.

    Ce problème est résolu dans la version 13.0 SP1 de l’unité de stockage SDI et de l’unité de stockage SDI II Fonctions MegaCore.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Cyclone® V

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.