ID de l'article: 000084587 Type de contenu: Dépannage Dernière révision: 11/12/2015

Problèmes d’apprentissage des liens lors de l’utilisation du contrôleur ATX PLL et du contrôleur Soft Reset avec le processeur Intel® Gen2 Arria V GZ Hard IP pour PCI Express IP Core

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Si vous utilisez l’ATX PLL et le contrôleur de réinitialisation logicielle avec un disque dur Gen2 Arria V GZ IP pour PCI Express IP Core, vous pouvez observer la vitesse de formation des liaisons modifie les problèmes. Ce problème se produit parce que cette configuration a été incorrectement utilise l’annulation du décalage dur au démarrage plutôt que le décalage logiciel Annulation.

    Résolution

    La solution de contournement consiste à sélectionner la CMU PLL et la réinitialisation dure contrôleur pour variantes Gen2 de l’IP dure Arria V GZ pour PCI Express Cœur IP.

    Produits associés

    Cet article concerne 1 produits

    FPGA Arria® V GZ

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.