Configurations de multiplexage de broche invalides dans les systèmes HPS Qsys pour les périphériques Cyclone SoC V

Si vous créez un système de processeur dur (HPS) dans des Qsys qui ciblent un périphérique SoC Cyclone V avec le package U19 et un nombre de broches de 484, les paramètres de multiplexing des broches périphériques suivants dans Qsys peut entraîner des erreurs de compilation :

• Si vous utilisez une carte SD/MMC (Secure Digital/MultiMediaCard) Contrôleur avec huit broches de données dans votre conception, ou
• Si vous activez le contrôleur USB0, ou
• Si vous activez l’interface périphérique série en file d’attente (QSPI) Contrôleur Flash en paramétrant le multiplexage de broche QSPI sur HPS Jeu d’E/S 1, puis configurer le mode QSPI sur deux esclaves Sélectionne(2 SS)ou plus.

Concevez votre système HPS Qsys avec les limitations suivantes à l’esprit :

• Broches MIXED1IO21, FLASHIO4, FLASHIO5, FLASHIO6, et FLASHIO7 ne sont pas disponibles sur le package U19.
• Le package U19 prend uniquement en charge un contrôleur SD/MMC avec une à quatre broches de données.
• N’activez pas le contrôleur USB0 ; le package U19 ne prise en charge du contrôleur USB0. Au lieu de cela, activez le contrôleur USB1 et utilisez le mode SDR.
• Activez le contrôleur Flash QSPI à l’aide du jeu d’E/S HPS 1 avec une unité de stockage SS ou l’utilisation d’E/S HPS 0 avec un nombre quelconque de SS.