ID de l'article: 000084504 Type de contenu: Dépannage Dernière révision: 15/02/2019

Pourquoi l’émetteur-récepteur pll_locked de dissurance de signal lorsque rx_analogreset est revendiqué lors d’une simulation de périphériques Cyclone® IV GX ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

L’émetteur-récepteur pll_locked de signal lorsqu’un rx_analogreset est revendiqué lors d’une simulation de périphériques Cyclone® IV GX en raison d’un modèle de simulation incorrect.

L’émetteur-récepteur rx_analogreset signal réinitialise incorrectement la MPLL et provoque le delsion du signal pll_locked dans la version 9.1-SP2 du logiciel Quartus® II.

Les correctifs suivants sont disponibles pour résoudre ce problème :

Ce problème est résolu dans le logiciel Intel® Quartus® Prime v16.0.

Résolution

Ce problème est résolu dans le logiciel Quartus Prime 16.0.

Produits associés

Cet article concerne 1 produits

FPGA GX Cyclone® IV

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.