ID de l'article: 000084500 Type de contenu: Information et documentation de produit Dernière révision: 11/09/2012

Comment connecter mon contrôleur DDR3 à un RDIMM DDR3 72 bits x4 ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Lorsque vous concevez un contrôleur DDR3 avec x4 groupes DQS connectés à un RDIMM, vous devez comparer les ensembles DQ/DQS du contrôleur aux ensembles DQ/DQS dans la spécification du périphérique RDIMM.

Par exemple, si le RDIMM est un DIMM Micron MT36JSF2G72PZ, les ensembles DQ/DQS sont différents entre le contrôleur DDR3 et le diagramme fonctionnel du RDIMM. Vous devez vous assurer que le DQS est groupé avec les bits DQ correspondants, malgré la différence de nom.

Le contrôleur DDR3 utilise le mappage DQ/DQS suivant :
DQS0 - DQ3:0
DQS1 - DQ7:4
DQS2 - DQ11:8
...
DQS15 - DQ63:60
DQS16 - DQ67:64 (CB3:0)
DQS17 - DQ71:68 (CB7:4)

Le RDIMM 72 bits utilise le mappage DQ/DQS suivant :
DQS0 - DQ3:0
DQS1 - DQ11:8
DQS2 - DQ19:16
...
DQS15 - DQ55:52
DQS16 - DQ63:60
DQS17 - CB7:4 (DQ71:68)

Vous ne pouvez pas modifier le mappage du contrôleur DDR3. Les broches DQ de la FPGA peuvent se connecter directement aux broches du connecteur RDIMM possédant les mêmes noms. DQS0 et DQS17 correspondent entre les deux, mais DQS1 à travers DQS16 doit être remappé sur la carte. Le mappage doit être comme suit :

FPGA broche se connecte à la broche du connecteur RDIMM
---------------------------------------------------------
DQS0 DQS0
DQS1 DQS9
DQS2 DQS1
DQS3 DQS10
DQS4 DQS2
DQS5 DQS11
DQS6 DQS3
DQS7 DQS12
DQS8 DQS4
DQS9 DQS13
DQS10 DQS5
DQS11 DQS14
DQS12 DQS6
DQS13 DQS15
DQS14 DQS7
DQS15 DQS16
DQS16 DQS8
DQS17 DQS17

Avec ce mappage, les bits DQ sont groupés avec les bits DQS correspondants sur le FPGA et sur RDIMM. La conception doit être compilée avec succès dans le logiciel Quartus® II et étalonner avec succès sur la carte.

Produits associés

Cet article concerne 8 produits

FPGA Stratix® III
FPGA Stratix® IV E
FPGA Stratix® II GX
FPGA Stratix® II GT
FPGA Stratix® V GT
FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GX

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.