ID de l'article: 000084498 Type de contenu: Dépannage Dernière révision: 22/08/2016

Pourquoi les contraintes d’horloge d’ALTPLL sont-elle incorrectes lors de l’utilisation de derive_pll_clocks ?

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif En raison d’un problème dans les versions 16.0 et 16.0 de Quartus® Prime, vous pouvez constater que la valeur de la phase est incorrecte dans les contraintes générées par derive_pll_clocks. Cela se produit lors de l’utilisation de l’IP ALTPLL.
Résolution Ce problème est résolu à partir du logiciel Quartus Prime version 16.0 Mise à jour 2.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.